专利摘要:
プロセッサ及びプロセッサに結合された複数の周辺機器を備えた処理システムにおいて、プロセッサのセキュア動作モードのアクセス特権が周辺機器の少なくとも所与の1つに譲渡される。所与の周辺機器は、プロセッサがセキュア動作モードにあることを示す状態情報をその周辺機器のセキュア部分に記憶するように構成される。所与の周辺機器はさらに、記憶された状態情報を利用して、セキュア動作モードにおいてプロセッサにアクセス可能であるがそれ以外の場合には周辺機器にアクセス可能でない少なくとも1つのリソースに周辺機器がアクセスすることを可能とするように構成される。処理システムは、例えば、チップ上システムからなっていてもよく、ここでプロセッサ及び周辺機器は単一の集積回路に統合される。
公开号:JP2011508292A
申请号:JP2010535951
申请日:2008-11-12
公开日:2011-03-10
发明作者:ボッシュ,ピーター;マクレラン,ヒュバート,ラエ;ミュレンダー,セイプ,ジュリアン
申请人:アルカテル−ルーセント ユーエスエー インコーポレーテッド;
IPC主号:G06F21-22
专利说明:

[0001] 本発明は概略として処理システムに関し、より具体的にはそのシステム内の周辺機器及び他のリソースへの許可なきアクセスに対するセキュリティを提供するための技術に関する。]
背景技術

[0002] コンピュータ又は他の処理システムは、一般にプロセッサ及び多数の周辺機器を備える。プロセッサ及びその関連周辺機器は独立したシステム部材となることも、単一の集積回路に統合されることもある。後者のタイプの構成はチップ上システム(SOC)とも云われる。周辺機器は、例示として、プロセッサの要求で指定タスクを実行するよう構成された専用のハードウェアとしても実施され得る。これらの周辺機器は通常、プロセッサ上で稼働するソフトウェアによって制御される。このソフトウェアの特定の部分が、ここではソフトウェアエージェントと云われ、要求されたタスクの詳細を指定する構成情報を周辺機器に書き込む。]
[0003] 所定のプロセッサのアーキテクチャによってプロセッサがセキュア(セキュリティ上の安全が確保された)モードで動作することが可能となる。セキュアモードで動作するとき、プロセッサは一般に、全ての周辺機器又は他のシステムリソースに制限なくアクセスすることができる。セキュア動作モードは通常、プロセッサ上で稼働し、既に照合されて信用があり正しいと証明された高特権のソフトウェアエージェントの限定的なセットによる使用のために予約されている。低特権又は特権のないソフトウェアエージェントもプロセッサ上で稼働することが許可されているが、セキュア動作モードを使用することはできない。これらの照合されていないソフトウェアエージェントは非セキュアモードで稼働される。小さいサブセットのソフトウェアエージェントに対してセキュア動作モードの使用を制限することによってソフトウェアプログラムコード照合に関するコストを低減でき、また、照合されないソフトウェアエージェントがシステム全体のセキュリティを揺るがさないことを保障する。]
[0004] 上記のタイプの従来的な処理システムで起こる問題は、プロセッサ以外のシステム要素が処理システム内のセキュア情報へのアクセス権を有するということである。例えば、周辺機器は、プロセッサの要求における直接メモリアクセス(DMA)、暗号化及び割込み制御に関するタスクのような種々のタスク中にセキュア情報へのアクセス権を取得することができる。タスクの実行を要求したプロセッサはそれ自体はセキュアモードで動作できるが、対応する周辺機器はセキュア動作モードを有していないことがある。結果として、システムのセキュリティは、セキュア・ソフトウェアエージェントに対してタスクを実行する同じ周辺機器へのアクセス権を有する非セキュア・ソフトウェアエージェントを介した攻撃には脆弱なものとなる。]
課題を解決するための手段

[0005] 本発明の実施例は、プロセッサ及び多数の関連周辺機器を含む処理システムにおいて、セキュア動作モードのアクセス特権のプロセッサから1以上の周辺機器に譲渡するためのメカニズムを提供することによって、強化されたセキュリティを提供する。]
[0006] 本発明の一側面によると、周辺機器のうちの少なくとも1つは、プロセッサがセキュア動作モードにあることを示す状態情報をその周辺機器のセキュア部分に記憶するように構成される。所与の周辺機器はさらに、記憶された状態情報を利用して、セキュア動作モードにおいてプロセッサにアクセス可能であるがそれ以外の場合には周辺機器にアクセス可能でない少なくとも1つのリソースに周辺機器がアクセスすることを可能とするように構成される。]
[0007] 例示の実施例では、プロセッサは自身の現在の動作モードの特権レベルを、プロセッサと周辺機器の間で実行されるバス・トランザクションにおいて周辺機器に伝達する。周辺機器は、伝達された特権レベルを利用して、周辺機器と所与のリソースの間で実行されるバス・トランザクションにおいて所与のリソースにアクセスする。所与のリソースは、例えば、処理システムの周辺機器のうちの他の周辺機器となり得る。プロセッサによって譲渡された周辺機器の特権レベルを示す記憶された状態情報は、プロセッサの非セキュア動作モードで稼働しているソフトウェアエージェントによっては修正できない。しかし、譲受アクセス特権レベルを示す記憶された状態情報は対応のタスクが完了すると消去することができ、ここで、タスクはセキュア動作モードで稼働しているセキュア・ソフトウェアエージェントの要求に応じて周辺機器によって実行される。]
[0008] 実施例によってセキュアプロセッサ動作モードのアクセス特権が、制御された態様で周辺機器に譲渡されることが可能となり、それにより、さもなければ処理システムで起こり得る更なるセキュリティ上の危険をなくすことができる。譲渡されたアクセス特権が、非セキュア・ソフトウェアエージェントによって変更できないセキュア状態情報の形式で周辺機器によって保持される。さらに、所与の周辺機器は記憶された状態情報を利用して、プロセッサの譲受アクセス特権がなければアクセスすることができない他のシステムリソースにアクセスすることができる。]
図面の簡単な説明

[0009] 図1は本発明が実施される処理システムの実施例を示す。
図2は図1のシステムにおいてセキュア動作モードのアクセス特権をプロセッサから周辺機器に譲渡するための処理のフロー図である。
図3は図1のシステムにおける図2の処理の1つの可能な実施を示す図である。
図4は図1のシステムのプロセッサ及び周辺要素の1つの可能な実施の詳細図である。] 図1 図2 図3 図4
実施例

[0010] 本発明が処理システム及び関連のアクセス特権譲渡技術の実施例との関連でここに開示される。しかし、発明は特定の処理システム及び記載される技術での使用に限定されず、そのシステムの周辺機器に強化されたセキュリティを提供することが望まれるあらゆるタイプの処理システムアプリケーションに対して、より一般的に適用可能であると解されるべきである。]
[0011] 図1は処理システム100の実施例を示す。システム100は、例えば、コンピュータ又はSOCを表すものであり、周辺機器104−1、104−2、・・・104−Nにバス106を介して通信するプロセッサ102を含む。周辺機器の具体的な数Nは任意であり、システム間で異なり得る。周辺機器は、例えば、プロセッサ上で稼働して特定の要求タスクを実行するソフトウェアエージェントによって構成される専用ハードウェアであればよい。この実施例では、周辺機器の1以上は、詳細を後述するように、例えば、暗号化エンジン、DMAエンジン、又は割込みコントローラを備えることができる。周辺機器104の1以上は、1以上のソフトウェアエージェントを備えるソフトウェアプログラムを周辺機器が実行することができるように、各々内部プロセッサを備えていてもよい。] 図1
[0012] 単一の個別のプロセッサのみが図1に図示されるが、他の実施例はそのようなプロセッサを複数含んでいてもよく、その各々がバス106に結合されて周辺機器104の少なくともサブセットと通信する。] 図1
[0013] 処理システム100は、図に明示しないがコンピュータ、SOC又は他の処理システムの従来の実施に一般的に含まれる他の要素を更に含むことができる。そのような従来の要素は当業者にはよく理解されているものであり、ここで詳細には説明しない。]
[0014] システム100の少なくとも1つの周辺機器104はプロセッサ102から譲渡されたアクセス特権を受信するように構成される。この周辺機器は一般に、セキュア(セキュリティ上の安全が確保された)動作モードにあるプロセッサを示す状態情報を記憶し、記憶された状態情報を利用して周辺機器に、セキュア動作モードでプロセッサにアクセス可能であるがそれ以外の場合には周辺機器にアクセスできない少なくとも1つのリソースにアクセスすることを可能とする回路を処理するためのセキュアメモリを備える。譲渡されたアクセス特権を用いてアクセスされるリソースは、例えば、周辺機器104のうちの他の周辺機器、又はより一般的にはシステム100のアクセス制御されるあらゆるリソースとなり得る。]
[0015] 図2は、図1において、セキュア動作モードのアクセス特権をプロセッサ102から所与の周辺機器104−i(i=1、2、・・・N)に譲渡するための処理の一実施例を示す。この実施例のプロセスはステップ200から208を含む。] 図1 図2
[0016] ステップ200において、プロセッサ200はその現在の動作モードの特権レベルを周辺機器104−iに伝達する。プロセッサは、それ以外の場合にプロセッサと周辺機器の間のバス106によって実行される従来のバス・トランザクションにおいてその現在の動作モードの特権レベルを周辺機器に伝達する。そのような所与のバス・トランザクションは直接的な態様で修正されることができ、プロセッサの現在の動作モードを示す情報が周辺機器に伝達されることを可能とする。この情報は何らかの特定のフォーマットを採るが、プロセッサの動作モードを高い信頼性でかつ安全に示すことだけはできる必要である。例示として、シングルビット又はマルチビットの表示が使用され得る。本実施例では、情報は多数の可能な動作モードの中でプロセッサが現在どの動作モードにあるのかを示す。従って、所定のバス・トランザクションが或るモードで実行され、他のバス・トランザクションが他のモードで実行される。しかし、発明は動作モードの何らかの具体的な数又はタイプに限定されない。]
[0017] ステップ202において、周辺機器104−iは伝達された特権レベルがプロセッサ102のセキュア動作モードを示すかを判断する。本実施例におけるこの判断は、その現在の動作モードの特権レベルを示すプロセッサによって伝達された情報の解釈に基づく。従って、判断は2以上の動作モードのうちプロセッサが現在どの動作モードにあるのかを、伝達された特権レベルに基づいて、セキュア動作モードを示している第1の可能な特権レベル及び非セキュア動作モードを示している第2の可能な特権レベルによって判断することを含む。多数の異なる動作モードの各々に関連して複数の特権レベルがあってもよい。例えば、所与のセキュア動作モードはそれに関連する2以上の異なる特権レベルを含んでいてもよい。]
[0018] ステップ202で周辺機器104−iがプロセッサは現在セキュア動作モードにあると判断した場合、処理はステップ204に移行する。それ以外の場合、処理はステップ204及び206を迂回してステップ208に移行する。ステップ202における判断はプロセッサ102の種々の動作モードに関連する特定の特権レベルの予め決定された知識に基づいていてもよく、或いは、プロセッサによって伝達された動作モード識別子又は他の情報の解釈に基づいていてもよい。そのような、それによってセキュア動作モードの有無が判断されるあらゆる伝達情報が、ここで使用される用語「特権レベル」の広義の範囲内にあるものとみなされる。従って、伝達された特権レベルは、例えば、プロセッサのセキュア動作モードに関連するものとして知得される多数の特権レベルの1つのインジケータ、又はプロセッサのセキュア動作モードの明示的な識別子であればよい。]
[0019] ステップ204において、周辺機器104−iはプロセッサ102のセキュア動作モードの特権レベルを指定する状態情報を記憶する。記憶された状態情報は概略として、プロセッサがそのセキュア動作モードにあることを示す。この状態情報の安全な記憶は概略として、そのような情報を周辺機器のセキュア部分に記憶することを含む。例えば、周辺機器は、それぞれプライベート部分及びパブリック部分とも云われるセキュア部分と非セキュア部分に区分けされることができ、状態情報は周辺機器のセキュア即ちプライベート部分に記憶される。このようなセキュア即ちプライベート部分は、例えば、メモリ又は周辺機器の他の部材の、暗号化され或いはアクセス制御された部分であればよい。]
[0020] ステップ206において、周辺機器104−iは記憶された状態情報を利用して、セキュア動作モードでプロセッサ102にアクセス可能であるがそれ以外の場合には周辺機器にアクセス可能でない少なくとも1つのリソースにアクセスする。リソースは、例えば、システム100の周辺機器104のうちの他の周辺機器であってもよいし、システムの他の何らかのアクセス制御されたリソースであってもよい。従って、周辺機器104−iは、プロセッサ102にそのセキュア動作モードでアクセス可能な任意の周辺機器又は他のリソースにアクセスすることが許可される。1つの代替例として、周辺機器は、所与のリソースへのアクセス権を取得するために所与のリソースに供給される他の情報を引き出すために、記憶された状態情報を処理するようにしてもよい。アクセスされるリソースがシステム100の周辺機器104のうちの他の周辺機器となるような実施例では、周辺機器104−iは記憶された状態情報を利用して、その2つの周辺機器間で実行されるバス・トランザクションにおいて他の周辺機器にアクセスするようにしてもよい。]
[0021] ステップ208において、周辺機器104−iはリソースへの強化されたアクセス権を有していない。従って、例えば、周辺機器は、通常はプロセッサ102からのアクセス特権の譲渡がなくてもアクセスすることができる周辺機器又は他のリソースにアクセスできるにすぎない。従って、ステップ208は、1以上の他の周辺機器又はリソースが周辺機器104−iによるアクセス試行を拒否すること、又は周辺機器104−iが自身が充分なアクセス特権を有していないことを知ってそのようなアクセス試行を控えることを関与させることができる。]
[0022] 1以上のリソースアクセスに対するステップ206又はステップ208の完了後の処理は、プロセッサ102が現在の動作モードにおける何らかの変化を伝達することを可能とするために、ステップ200に戻る。そのような動作モードの変化は、例えば、プロセッサ上で稼働している異なるソフトウェアエージェントが周辺機器104−iによるタスクの実行を要求すると発生することになる。前述したように、プロセッサ上で稼働する所定のソフトウェアエージェントはプロセッサのセキュア動作モードで動作するセキュアエージェントであるが、他はプロセッサの非セキュア動作モードで動作する非セキュア・ソフトウェアエージェントである。従って、プロセッサの動作モードは通常、どのタイプのソフトウェアエージェントが現在動作しているかに依存して変化し、例えば、バス・トランザクション間で変化し得る。従って処理ステップ200から206又は200、202及び208は、異なるバス・トランザクションに対して、そのようなトランザクションを行うときのプロセッサの動作モードに依存して反復される。]
[0023] 特定の周辺機器104−iに対して図2に示す処理は、システム100の他の周辺機器104について反復することができる。例えば、プロセッサ102は、複数の周辺機器が譲受アクセス特権を同時に有するように、セキュア動作モードのアクセス特権を周辺機器の2以上に譲渡することができる。] 図2
[0024] 図2に示す具体的処理ステップは発明の要件ではなく、代替の実施例はプロセッサセキュア動作モードのアクセス特権を周辺機器に譲渡するための他の動作を利用できることが分かるはずである。] 図2
[0025] 図3は図1のシステム100における図2の処理の1つの可能な実施例を示す。この実施例では、プロセッサ102は特定の周辺機器104の特定の1つとバス106を介して再度通信する。前述のように、特定の周辺機器は104−iで示され、システム100のN個の周辺機器のいずれか1つを表すことができる。] 図1 図2 図3
[0026] 本発明におけるプロセッサ102はその現在の動作モードを示す状態情報300を記憶する。この実施例では、プロセッサがそのセキュア動作モードで現在動作し、従って状態情報300はセキュア動作モードを示すものとする。周辺機器104−iはそれぞれ302及び304で示すパブリック部分及びプライベート部分に区分され、プライベートな即ちセキュア部分が、プロセッサ102の現在の動作モードを示す状態情報306を記憶する。周辺機器104−iにおける状態情報306の記憶は、プロセッサ102と周辺機器104−iの間で実行されるバス・トランザクション310において実行される。図2において説明したように、プロセッサはその現在の動作モードの特権レベルを周辺機器104−iに伝達し、周辺機器104−iは特権レベルがセキュア動作モードに対応するかを判断する。伝達された特権レベルがプロセッサはそのセキュア動作モードで現在動作していることを周辺機器104−iが示す場合、対応する状態情報306は周辺機器104−iのプライベート即ちセキュア部分に記憶される。それ以外の場合、そのような状態情報は記憶される必要はない。] 図2
[0027] 記憶された状態情報306は、周辺機器104−iがプロセッサ102から受信する譲受アクセス特権の一例である。この譲受アクセス特権によって周辺機器104−iは、それ以外の場合にアクセスできないリソースにアクセスすることが可能となる。従って、周辺機器104−iは、制限された時間について及びプロセッサによって制御される他の条件下で、プロセッサのセキュア動作モードのアクセス特権を共有することができる。]
[0028] 周辺機器104−iは記憶された状態情報306を用いて1以上の他のバス・トランザクション314において1以上の他のリソース312にアクセスする。上記のように、これらの他のリソース312はシステム100の他の周辺機器104の1以上であればよい。]
[0029] 図4に、プロセッサ102及び所与の周辺機器104−iの1つの可能な実施に関する更なる詳細を示す。この例では、プロセッサ102は複数のソフトウェアエージェント400を備えるものとして示し、高特権のソフトウェアエージェント400H及び低特権のソフトウェアエージェント400Lを含む。ソフトウェアエージェント400H及び400Lは、より一般的にセキュア・ソフトウェアエージェント及び非セキュア・ソフトウェアエージェントとそれぞれ云われるものの例として図示され得る。所与のプロセッサ内でサポートされる特権に複数の他のレベルがあってもよく、本発明はこれに関して限定されない。プロセッサ102は周辺機器104−iのインターフェイス回路402にバス106を介して結合される。このインターフェイス回路は機能回路404に結合され、これは問題となる周辺機器に関連するあらゆる機能を実行するように構成された従来的な回路である。例えば、周辺機器が暗号化エンジンである場合、機能回路404はデータを符号化するための暗号プロセッサからなるようにしてもよい。同様に、周辺機器がDMAエンジンである場合、機能回路404は従来のDMA回路からなるようにしてもよい。] 図4
[0030] なお、機能回路404はそれ自体がプロセッサを含んでいてもよい。従って、周辺機器104−iはそれ自身の内部プロセッサを介してソフトウェア実行機能を含むインテリジェント周辺機器となり得る。]
[0031] メモリ410内の制御ロジック406及びセキュア状態記憶部408も周辺機器104−iに含まれる。制御ロジック406はインターフェイス回路402を介してプロセッサ102から受信された特権レベル情報を処理するように構成される。この処理は、特権レベルがセキュア動作モードを示すかを判断すること、及びメモリ410の要素408における対応の状態情報の安全な記憶を制御することを含む。制御ロジック406はまた、記憶された状態情報に基づいて周辺機器104−iが他のリソースにアクセスすることを可能とすることに関連する処理動作を実行するように構成してもよい。]
[0032] 図4に示すような周辺機器104−iの特定の回路構成は、単にそのような周辺機器の説明的一例として見られるべきである。発明は、広範な異なるハードウェア、ソフトウェア及びファームウェア部材を用いて、他のタイプ及び構成の周辺機器を用いて実施できることが理解されるべきである。例えば、周辺機器104−iの機能回路404が内部プロセッサを備え、記憶された状態情報は、図4に示す例示の構成におけるような独立したメモリ内ではなく、内部プロセッサ内のメモリのセキュア部分に記憶され得ることは上記した。] 図4
[0033] 図1のシステム100においてセキュア動作モードのアクセス特権がプロセッサ102から特定の周辺機器104−iに譲渡できる態様を示すために、多数の例が以下に記載される。記載される3つの例は3つの異なるタイプの周辺機器104、即ち、暗号化エンジン、DMAエンジン及び割込みコントローラに関する。しかし、開示される技術は広範な種類の他の周辺機器にも適用可能であることが分かるはずである。] 図1
[0034] 第1の例では、周辺機器104−iは暗号化エンジンからなる。そのような周辺機器はシステム100によって使用されて、非セキュア・ソフトウェアエージェントからプライベートな状態を維持したいと思う情報を暗号化する。暗号化エンジンは、プロセッサ102からの譲受アクセス特権を受信するための能力をそれに与えることによって安全なものとなる。従って、プロセッサ102がセキュアモードで動作するとき、対応の状態情報は前述したように暗号化エンジンに安全に記憶される。暗号化エンジンは、この安全に記憶された状態情報を利用して、いずれかの非セキュア・ソフトウェアエージェントが暗号化エンジンを構成したり暗号鍵のような繊細な情報にアクセスしたりするのを防止する。暗号化エンジンがセキュア・ソフトウェアエージェントによって要求されたタスクを完了すると、以前に記憶された状態情報が消去され、それにより、その後暗号化エンジンはセキュア・ソフトウェアエージェント又は非セキュア・ソフトウェアエージェントによってアクセスされることができる。概略として、暗号化エンジンはプロセッサがそのセキュア動作モードにあることを示す状態情報を記憶し、対応の要求タスクの期間中は暗号化エンジンは非セキュア・ソフトウェアエージェントによってはアクセスされ得ない。]
[0035] 第2の例では、周辺機器104−iはDMAエンジンからなる。そのようなエンジンはメモリに、及びメモリからデータを移動するように設計されている。プロセッサ上で稼働しているソフトウェアエージェントは送信元及び宛先メモリを構成し、その後DMAエンジンが更なるプロセッサの介在なしにデータを転送することを可能とする。そのようなDMA転送は、あるメモリから他のメモリへ、又はあるメモリと他のメモリの間でのものとなる。ここに開示される技術を用いることによって、DMAエンジンは、DMA動作を構成するソフトウェアエージェントの特権レベルを表示する状態情報を確実に記憶するように構成され得る。これによって、DMAエンジンがセキュア・ソフトウェアエージェントによって構成されたときのみ、DMA転送は保護されたメモリリソースにアクセスすることが可能となる。それはまた、DMAエンジンによって使用される送信元及び宛先アドレスが安全な状態で構成されると、非セキュア・ソフトウェアエージェントがその送信元及び宛先アドレスを特定することを防止する。それ以外の場合、非セキュアエージェントはセキュアデータが記憶されているメモリアドレスを習得し得る。]
[0036] 最後に、第3の例では、周辺機器104−iは、記憶された状態情報を利用して割込みをセキュア又は非セキュアなものとして構成する割込みコントローラからなる。割込みが安全なものとして構成されると、それはセキュア特権レベルより低いレベルで稼働するソフトウェアエージェントによって修正されることはできない。また、安全な割込みのみがプロセッサを動作のセキュアモードに誘導することができる。これによって確実に、非セキュアエージェントがプロセッサを非セキュア動作モードからセキュア動作モードに誘導する割込みを生成するために割込みコントローラを構成することができなくなる。]
[0037] 上記で説明した実施例によって、その周辺機器を構成したプロセッサのソフトウェアエージェントの特権レベルを表示する状態情報を周辺機器が記憶することが可能となる。この状態情報は安全な態様で記憶されるので、非セキュア・ソフトウェアエージェントによっては変更され得ない。さらに、周辺機器は記憶された状態情報を利用して、プロセッサの譲受アクセス特権がないとアクセスすることができない他のシステムリソースにアクセスすることができる。]
[0038] これらの例示の構成は、セキュアモード及び非セキュアモード双方の動作においてソフトウェアエージェントを実行する複数の周辺機器及び1以上のプロセッサを含む処理システムのセキュリティを大幅に向上する。セキュアプロセッサ動作モードのアクセス特権は制御された態様で周辺機器に譲渡され、それにより、そうでなければそのようなシステム内で起こり得る更なるセキュリティ上のリスクをなくすことができる。]
[0039] 上記の実施例は例示のみを目的とするものであることを再度強調しておく。例えば、処理システム構成及びアクセス特権譲渡処理は他の実施例において変更できる。他の例として、特権レベルの具体的な数及びタイプは所与のアプリケーションのニーズに対応するために変形され得る。また、プロセッサがセキュア動作モードにあるかを周辺機器が判断し、対応の状態情報を記憶し、記憶された状態情報を利用して周辺機器がアクセス保護リソースにアクセスすることが可能となる具体的態様は代替の実施例において変形できる。以降の特許請求の範囲内のこれら及び多数の他の代替実施例は当業者には直ちに明らかになる。]
权利要求:

請求項1
処理システムにおいてアクセス特権をプロセッサから周辺機器に譲渡する方法であって、該プロセッサがセキュア動作モードにあることを示す状態情報を該周辺機器のセキュア部分に記憶する記憶ステップ、及び記憶された該状態情報を利用して、該セキュア動作モードにおいて該プロセッサにアクセス可能であるがそれ以外の場合には該周辺機器にアクセス可能でない少なくとも1つのリソースに該周辺機器がアクセスすることを可能とする、利用ステップを備える方法。
請求項2
請求項1の方法において、前記プロセッサが自身の現在の動作モードの特権レベルを前記周辺機器に伝達する、方法。
請求項3
請求項2の方法において、前記周辺機器が、前記特権レベルが前記セキュア動作モードを示しているかを判断し、示している場合に前記記憶ステップを実行する、方法。
請求項4
請求項1の方法において、前記利用ステップがさらに、前記周辺機器が、所与のリソースへのアクセス権を取得するために当該リソースに前記記憶された状態情報を供給するステップを備える方法。
請求項5
請求項2の方法において、前記プロセッサが、該プロセッサと前記周辺機器の間で実行されるバス・トランザクションにおいて該プロセッサの現在の動作モードの特権レベルを該周辺機器に伝達する、方法。
請求項6
請求項1の方法において、前記記憶された状態情報が、前記プロセッサの非セキュア動作モードで稼働しているソフトウェアエージェントによって修正できない、方法。
請求項7
請求項1の方法であって、さらに、対応するタスクが完了すると前記記憶された状態情報を消去するステップであって、該タスクは該セキュア動作モードにあるプロセッサ上で稼働しているセキュア・ソフトウェアエージェントのリクエストによって実行される、ステップを含む方法。
請求項8
請求項1の方法のステップを、実行される時に、実施する機械実行可能なインストラクションを符号化した機械可読記憶媒体。
請求項9
プロセッサから譲受アクセス特権を受信するよう構成された周辺機器を備える装置であって、該周辺機器が、該プロセッサがセキュア動作モードにあることを示す状態情報を記憶するためのセキュアメモリ、及び該セキュアメモリに結合され、記憶された該状態情報を利用して、該セキュア動作モードにおいて該プロセッサにアクセス可能であるがそれ以外の場合には該周辺機器にアクセス可能でない少なくとも1つのリソースに該周辺機器がアクセスすることを可能とするよう構成された処理回路を備えた装置。
請求項10
処理システムであって、プロセッサ、及び該プロセッサに結合された複数の周辺機器を備え、該周辺機器の少なくとも所与の1つが、該プロセッサがセキュア動作モードにあることを示す状態情報を当該周辺機器のセキュア部分に記憶し、記憶された該状態情報を利用して、該セキュア動作モードにおいて該プロセッサにアクセス可能であるがそれ以外の場合には該周辺機器にアクセス可能でない少なくとも1つのリソースに該周辺機器がアクセスすることを可能とするように構成された、処理システム。
类似技术:
公开号 | 公开日 | 专利标题
JP6404283B2|2018-10-10|安全な環境を初期化する命令を実行するシステムおよび方法
US9989043B2|2018-06-05|System and method for processor-based security
US10572689B2|2020-02-25|Method and apparatus for secure execution using a secure memory partition
EP3367287B1|2020-06-03|Secure public cloud with protected guest-verified host control
JP6026462B2|2016-11-16|Executing secure environment initialization instructions on point-to-point interconnect systems
Koeberl et al.2014|TrustLite: A security architecture for tiny embedded devices
US10366237B2|2019-07-30|Providing a trusted execution environment using a processor
US9575790B2|2017-02-21|Secure communication using a trusted virtual machine
Maene et al.2017|Hardware-based trusted computing architectures for isolation and attestation
TWI570589B|2017-02-11|用以提供受信任計算之裝置
US9092632B2|2015-07-28|Platform firmware armoring technology
US9846787B2|2017-12-19|System and method for implementing a trusted dynamic launch and trusted platform module | using secure enclaves
US9535712B2|2017-01-03|System and method to store data securely for firmware using read-protected storage
US20170033970A9|2017-02-02|Migration of full-disk encrypted virtualized storage between blade servers
JP5636501B2|2014-12-03|Method for performing resource access control in a computer system, system on chip, and computer system
Pinto et al.2019|Demystifying arm trustzone: A comprehensive survey
KR102102090B1|2020-04-20|Arm® trustzone™ 구현을 위한 펌웨어 기반 신뢰 플랫폼 모듈
US9292712B2|2016-03-22|Method and apparatus for maintaining secure time
US10438023B2|2019-10-08|Pipeline processor data and attribute register, secure emulation logic, gating
US8909940B2|2014-12-09|Extensible pre-boot authentication
US8464011B2|2013-06-11|Method and apparatus for providing secure register access
US8332653B2|2012-12-11|Secure processing environment
US5778070A|1998-07-07|Method and apparatus for protecting flash memory
US6976175B2|2005-12-13|Hierarchical trusted code for content protection in computers
TWI451338B|2014-09-01|用以執行保全嵌入式容器之處理器擴充技術
同族专利:
公开号 | 公开日
KR20100084180A|2010-07-23|
EP2225695B1|2018-03-07|
US20090138623A1|2009-05-28|
CN101874245A|2010-10-27|
US7827326B2|2010-11-02|
KR101052400B1|2011-07-28|
EP2225695A1|2010-09-08|
JP5153887B2|2013-02-27|
WO2009070205A1|2009-06-04|
CN101874245B|2013-05-29|
引用文献:
公开号 | 申请日 | 公开日 | 申请人 | 专利标题
JP2001175486A|1999-12-21|2001-06-29|Hitachi Ltd|計算機システム|
JP2002358137A|2001-05-15|2002-12-13|Internatl Business Mach Corp <Ibm>|機密保護コンピュータ環境を設定するための方法及びコンピュータ・システム|
WO2005119961A2|2004-05-26|2005-12-15|Freescale Semiconductor, Inc.|Method and apparatus for endianness control in a data processing system|
JP2006221634A|2005-02-07|2006-08-24|Sony Computer Entertainment Inc|Method and apparatus for performing secure processor processing migration|JP2015525934A|2012-07-24|2015-09-07|スプリント コミュニケーションズ カンパニー エル.ピー.|周辺機器にアクセスする信頼できるセキュリティゾーン|US6226749B1|1995-07-31|2001-05-01|Hewlett-Packard Company|Method and apparatus for operating resources under control of a security module or other secure processor|
US6317838B1|1998-04-29|2001-11-13|Bull S.A.|Method and architecture to provide a secured remote access to private resources|
US6785180B2|2001-03-15|2004-08-31|Micron Technology, Inc.|Programmable soft-start control for charge pump|
US7634638B1|2002-10-22|2009-12-15|Mips Technologies, Inc.|Instruction encoding for system register bit set and clear|
DE602004023378D1|2004-07-01|2009-11-12|Texas Instruments Inc|Vorrichtung und Verfahren zum sicheren Modus für Prozessoren und Speicher auf mehreren Halbleiterbauelementen in einem einzelnen Halbleitergehäuse|
US7565464B2|2004-12-14|2009-07-21|Intel Corporation|Programmable transaction initiator architecture for systems with secure and non-secure modes|
US7904943B2|2004-12-28|2011-03-08|O'connor Dennis M|Secure controller for block oriented storage|
US7412579B2|2004-12-30|2008-08-12|O'connor Dennis M|Secure memory controller|
US7774512B2|2005-02-08|2010-08-10|Sony Computer Entertainment Inc.|Methods and apparatus for hybrid DMA queue and DMA table|
EP1801700B1|2005-12-23|2013-06-26|Texas Instruments Inc.|Method and systems to restrict usage of a DMA channel|
US7689733B2|2007-03-09|2010-03-30|Microsoft Corporation|Method and apparatus for policy-based direct memory access control|
US7827326B2|2007-11-26|2010-11-02|Alcatel-Lucent Usa Inc.|Method and apparatus for delegation of secure operating mode access privilege from processor to peripheral|US7827326B2|2007-11-26|2010-11-02|Alcatel-Lucent Usa Inc.|Method and apparatus for delegation of secure operating mode access privilege from processor to peripheral|
US8775824B2|2008-01-02|2014-07-08|Arm Limited|Protecting the security of secure data sent from a central processor for processing by a further processing device|
US8332660B2|2008-01-02|2012-12-11|Arm Limited|Providing secure services to a non-secure application|
IL210169D0|2010-12-22|2011-03-31|Yehuda Binder|System and method for routing-based internet security|
US9015456B1|2011-09-27|2015-04-21|Google Inc.|Indicator for developer mode|
GB2501470A|2012-04-17|2013-10-30|Advanced Risc Mach Ltd|Management of data processing security in a secondary processor|
US9256734B2|2012-04-27|2016-02-09|Broadcom Corporation|Security controlled multi-processor system|
WO2014046974A2|2012-09-20|2014-03-27|Case Paul Sr|Case secure computer architecture|
US9092647B2|2013-03-07|2015-07-28|Freescale Semiconductor, Inc.|Programmable direct memory access channels|
CN103402019B|2013-07-30|2016-04-06|东莞宇龙通信科技有限公司|终端和数据处理方法|
CN103369724B|2013-07-30|2017-05-17|东莞宇龙通信科技有限公司|终端和数据处理方法|
US9231921B2|2013-08-20|2016-01-05|Janus Technologies, Inc.|System and architecture for secure computer devices|
US9503476B2|2014-01-28|2016-11-22|Vivint, Inc.|Anti-takeover systems and methods for network attached peripherals|
US9268970B2|2014-03-20|2016-02-23|Analog Devices, Inc.|System and method for security-aware master|
US10534935B2|2016-07-01|2020-01-14|Intel Corporation|Migration of trusted security attributes to a security engine co-processor|
法律状态:
2012-01-06| A131| Notification of reasons for refusal|Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120105 |
2012-04-05| A601| Written request for extension of time|Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120404 |
2012-04-12| A602| Written permission of extension of time|Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120411 |
2012-07-05| A521| Written amendment|Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120704 |
2012-07-11| RD04| Notification of resignation of power of attorney|Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120710 |
2012-08-24| A131| Notification of reasons for refusal|Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120823 |
2012-10-11| A521| Written amendment|Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121010 |
2012-11-01| TRDD| Decision of grant or rejection written|
2012-11-07| A01| Written decision to grant a patent or to grant a registration (utility model)|Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
2012-12-13| A61| First payment of annual fees (during grant procedure)|Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121204 |
2012-12-14| R150| Certificate of patent or registration of utility model|Ref document number: 5153887 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
2012-12-14| FPAY| Renewal fee payment (event date is renewal date of database)|Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
2015-12-15| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 |
2016-12-13| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 |
2017-12-12| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 |
2018-12-04| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 |
2019-12-03| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 |
2020-11-30| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 |
2021-11-30| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 |
优先权:
申请号 | 申请日 | 专利标题
[返回顶部]